다음 회로에 Vi = Vmsinωt 의 파형을 인가하였을 때 출력 파형에 해당되는 회로는? (단, Vm은 3V 보다 크다.)
① 양단 클리퍼 회로
② 톱니파 발생 회로
③ 정현파 발생 회로
④ AND 게이트 회로
정답 확인
정답 ①
30번
AM 변조에서 반송파의 전력이 500mW, 변조도가 60%일 때, 피변조파의 전력은 몇 mW 인가?
① 180
② 300
③ 590
④ 900
정답 확인
정답 ③
31번
귀환 발진기의 발진조건에 대한 설명 중 틀린 것은? (단, A 는 증폭도, β는 귀환량이다.)
① 정귀환을 이용한다.
② A의 위상 변화는 180°이다.
③ β의 위상 변화는 0°이다.
④ 귀환이득 Aβ=1이며, 위상 변화는 0°이다.
정답 확인
정답 ③
32번
일반적인 펄스 파형의 구간별 명칭에 관한 설명 중 옳은 것 은?
① 지연시간: 목표량에 0~40[%]까지 접근하는 시간
② 정정시간: 목표량에 ±3[%]까지 접근하는 시간
③ 상승시간: 목표량에 10~90[%]까지 접근하는 시간
④ 하강시간: 목표량에 10~90[%]까지 하강하는 시간
정답 확인
정답 ③
33번
n형 반도체를 만들기 위하여 사용하는 불순물은?
① 인(P)
② 알루미늄(Al)
③ 인듐(In)
④ 갈륨(Ga)
정답 확인
정답 ①
34번
다음 같은 회로에서 RL에 100mA의 전류가 흐를 때 RL의 값 은? (단, Vi=5V, R1=47k, R2=470kΩ이다.)
① 5Ω
② 50Ω
③ 500Ω
④ 5kΩ
정답 확인
정답 ③
35번
연산증폭기에 대한 설명 중 옳은 것은?
① 정귀환 회로를 추가한 고이득 직결증폭기를 말하며, 병 렬 증폭기를 이용한다.
② IC화된 연산증폭기는 신뢰도, 안정도가 떨어지지만 저가, 회로의 소형화 등의 장점을 가진다.
③ 이상적 연산증폭기인 경우 대역폭은 ∞를 갖는다.
④ 가상 접지는 실제 물리적 접지와 전기적 특성이 동일하 다.
정답 확인
정답 ③
36번
신호의 일그러짐이 가장 적고 안정한 증폭기는?
① A급
② B급
③ C급
④ AB급
정답 확인
정답 ①
37번
그림과 같은 회로를 여파기로 사용하면 주파수 특성은?
① 고역통과특성
② 저역통과특성
③ 대역통과특성
④ 대역저지특성
정답 확인
정답 ②
38번
트랜지스터에서 β는 다음 중 어느 조건에서 결정할 수 있겠 는가?
① IE가 일정할 때 VCB와 IB의 변화
② IE가 일정할 때 IC와 IB의 변화
③ VCE가 일정할 때 VCB와 IB의 변화
④ VCE가 일정할 때 IC와 IB의 변화
정답 확인
정답 ④
39번
트랜지스터를 증폭기로 사용할 때의 동작영역으로 옳은 것 은?
① 차단영역
② 포화영역
③ 활성영역
④ 비포화영역
정답 확인
정답 ③
41번
다음 회로가 나타내는 기능은?
① 가산기
② 감산기
③ 비교기
④ 디코더
정답 확인
정답 ③
42번
0 과 1의 조합에 의하여 어떠한 기호라도 표현될수 있도로 부호화를 행하는 회로를 무엇이라고 하는가?
① Encoder
② Decoder
③ Comparator
④ Detector
정답 확인
정답 ①
43번
다음은 전가산기의 진리표 일부이다. A, B, C, D의 값은? (단, Z는 밑의 자리에서 올라오는 캐리(carry)이며, 출력 중 C는 다음 자리로 올라가는 캐리이다.)
① A=0, B=1, C=0, D=1
② A=1, B=1, C=1, D=0
③ A=1, B=1, C=0, D=1
④ A=1, B=0, C=1, D=1
정답 확인
정답 ③
44번
읽기 전용의 기억장치는?
① Mask Rom
② RAM
③ HDD
④ SSD
정답 확인
정답 ①
45번
1비트 단위의 2진수 정보를 저장(기억)할 수 있는 2진 셀 (cell)을 무엇이라 하는가?
① RAM
② ROM
③ 플립플롭
④ 멀티플렉서
정답 확인
정답 ③
46번
JK 플립플롬을 다음 그림과 같이 연결했을 때 같은 기능을 수행하는 것은?
① D 멀티플렉서
② RS 멀티플렉서
③ T 멀티플렉서
④ 래치(latch)
정답 확인
정답 ③
47번
기억장치에 관한 설명 중 가장 옳지 않은 것은?
① 프로그램이나 데이터를 저장하는 곳을 기억장치라 한다.
② 기억장치를 기능상 크게 주기기억장치와 입 · 출력 장치 로 분류한다.
③ 주기억장치는 전자계산기 중앙처리장치와 직접 연결되어 있다.
④ 보조기억장치의 종류에는 자기저장장치(HDD, 폴로피디 스크)와 반도체저장장치(SSD, 플래시 메모리)가 있다.
정답 확인
정답 ②
48번
BCD 코드에 3을 더하여 변형시킨 코드로 10진수에 대한 보수를 자체에 포함하고 있어 자기보수 코드로 이용되는 코 드는?
① BCD 코드
② 그레이 코드
③ 3초과 코드
④ 5421 코드
정답 확인
정답 ③
49번
다음 회로도의 A 값이 0011이고, B 값이 1000일 때 출력 Y는?
① 1100
② 0011
③ 1011
④ 1101
정답 확인
정답 ①
50번
다음 회로 중 조합논리회로가 아닌 것은?
① 디코더
② 멀티플렉서
③ 가산기
④ 카운터
정답 확인
정답 ④
51번
10진수 0.6875를 2진수로 변환할 때 옳은 것은?
① 0.1010
② 0.1101
③ 0.1011
④ 0.1111
정답 확인
정답 ③
52번
n단으로 구성된 일반 카운터는 2n개의 모드를 갖는데 반해, n단으로 구성된 시프트 카운터는 몇 개의 모드를 갖는가?
① n+1
② n
③ 2n
④ 3n
정답 확인
정답 ③
53번
3개의 입력과 2개의 출력을 가지는 회로이며 앞 디지트에 빌려준 1을 고려하여 뺄셈을 수행하는 것은?
① 디코더
② 인코더
③ 반감산기
④ 전감산기
정답 확인
정답 ④
54번
판독/기록 메모리에 데이터를 넣는 동작으로 옳은 것은?
① 읽기(read)
② 제어(control)
③ 기록(write)
④ 인출(fetch)
정답 확인
정답 ③
55번
순서논리회로를 설계하려 할 때 그 순서로 가장 옳은 것은?
① ㉡→㉢→㉣→㉠
② ㉠→㉡→㉢→㉣
③ ㉠→㉣→㉡→㉢
④ ㉣→㉢→㉡→㉠
정답 확인
정답 ②
56번
T형 플립플롭에서 입력 T=0일 때 다음 상태 Q(t+1)는? (단, 현재 상태는 Q(t)이다.)
① 1
② 0
③ Q(t)
정답 확인
정답 ④
57번
10진수 0.1875를 8진수로 변환한 결과는?
① 0.13
② 0.14
③ 0.15
④ 0.16
정답 확인
정답 ②
58번
논리식 를 가장 간략히 간 소화 시킨 것은?
① B
② AB
③ A+B
정답 확인
정답 ③
59번
디코더의 출력 선이 8개라면 입력 선은 몇 개 인가?
① 1
② 2
③ 3
④ 4
정답 확인
정답 ③
60번
다음 회로의 논리식은?
① AB(C+D)
② (A+B)CD
③ (A+B)(C+D)
④ ABCD
정답 확인
정답 ①
61번
시스템의 행동을 기술하기 위한 하드웨어 기술 언어에 속하 는 것은?
① C-언어
② Verilog
③ Pascal
④ COBOL
정답 확인
정답 ②
62번
다음 집적회로의 제조 과정에서 가장 늦게 진행되는 작업 은?
① 논리회로 설계
② 패키징
③ 레이아웃 설계
④ 마스크 제작
정답 확인
정답 ②
63번
MOSFET에서 출력 논리 레벨이 완전히 복원되어 안정화되 는 트랜지스터는?
① CMOS
② I-MOS
③ nMOS
④ pMOS
정답 확인
정답 ①
64번
실제의 IC 소자들이 가지고 있는 지연시간을 고려한 시뮬레 이션 방법으로 여러 단이 종속적(cascade)으로 연결되었을 경우, 최종출력에서 발생하는 spike나 glitch 등을 방지하기 위한 방법은?
① 타이밍 시뮬레이션(Timing Simulation)
② 구조적시뮬레이션(Structural Simulation)
③ 계층적시뮬레이션Hierarchical Simulation)
④ 기능성시뮬레이션(Functionality Simulation)
정답 확인
정답 ①
65번
VLSI 설계에서 강조되는 구조적 설계의 원칙으로 거리가 먼 것은?
① 정규성(Regularity)
② 모듈성(Modularity)
③ 국지성(Locality)
④ 반복성(Repeatability)
정답 확인
정답 ④
66번
플로우(flow) 플랜부터 라우팅까지 수동으로 진행하며 개발 기간이 길어지는 대신 의도한 대로 레이아웃이 가능한 설계 방식은?
① 반 주문형
② FPGA
③ 완전 주문형
④ 표준 셀
정답 확인
정답 ③
67번
다음 설명 중 Pseudo-nMOS 회로에 대한 설명으로 옳은 것은?
① nMOS 논리의 공핍모드 부하 nMOS를 pMOS로 대체하 고 pMOS가 항상 ON상태가 되도록 pMOS의 게이트 입 력을 항상 Vss에 연결한 회로
② nMOS 논리의 공핍모드 부하 nMOS를 pMOS로 대체하 고 pMOS가 항상 OFF 상태가 되도록 pMOS의 게이트 입력을 Vss에 연결한 회로
③ pMOS 논리의 공핍모드 부하 pMOS를 nMOS로 대체하 고 nMOS가 항상 ON 상태가 되도록 nMOS의 게이트 입 력을 Vss에 연결한 회로
④ pMOS 논리의 공핍모드 부하 pMOS를 nMOS로 대체하 고 nMOS가 항상 OFF 상태가 되도록 nMOS의 게이트 입력을 Vss에 연결한 회로
정답 확인
정답 ①
68번
모노리식(Monolithic) IC의 제조과정 중 제일 마지막에 수행 하는 공정은?
① 에피택셜(Epitaxial) 성장
② 산화막(Oxide) 생성
③ 알루미늄 증착
④ 불순물 확산
정답 확인
정답 ③
69번
입력 정적 CMOS NAND 게이트에 대한 설명 중 틀린 것은?
① 2개의 PMOS와 2개의 NMOS로 구성된다.
② PMOS는 출력과 VDD 사이에 병렬로 연결된다.
③ NMOS는 출력과 GND 사이에 직렬로 연결된다.
④ 2개의 입력 단자들이 모두 안정된 상태에 있을 때 전류 가 흐른다.
정답 확인
정답 ④
71번
게이트 어레이의 일종인 SoG(Sea of Gates) 설계방식의 특 징으로 틀린 것은?
① 게이트 어레이와 같이 배선을 위한 배선 영역(채널)을 둔 다.
② 게이트 어레이 방식보다 훨씬 더 많은 게이트를 집적시 킬 수 있다.
③ 배선을 위한 메탈 레이어가 추가로 필요하기 때문에 공 정비용이 늘어난다.
④ 게이트 어레이와 마찬가지로 NAND 또는 NOR 게이트만 으로 구성되어 있다.
정답 확인
정답 ①
72번
일정한 이동도를 갖는 이상적인 MOSFET에서 아래와 같은 파라미터를 주었을 때 차단주파수는? (단, 채널길이 L=4um, 채널 폭 W=20um, 전자의 이동도 μn=4000cm/V·s, 문턱전 압 vT=0.642, 게이트 전압 VGS=3V로 한다.)
① 6.69 GHz
② 9.38 GHz
③ 8.96 GHz
④ 2.37 GHz
정답 확인
정답 ②
73번
CMOS 집적회로에 대한 설명 중 옳지 않은 것은?
① pMOS와 nMOS를 상보적으로 사용하여 회로를 구성한 다.
② 정적인 전류를 최소화하여 저전력 특성을 갖는다.
③ BJT 집적회로에 비하여 고밀도 집적에 유리하다.
④ BJT 집적회로에 비하여 고속 동작에 유리하다.
정답 확인
정답 ④
74번
SPICE로 CMOS 인버터의 입출력 전압 전달특성을 확인할 때 사용되는 해석 방법은?
① 잡음 해석
② AC 해석
③ 과도(transient) 해석
④ DC 해석
정답 확인
정답 ④
75번
MOS 동적 논리회로를 정적논리와 비교한 설명으로 옳지 않 은 것은?
① 용량성 부하에 저장되는 전하량을 이용하여 신호를 저 장,유지하는 특성을 갖는다.
② 시스템의 타이밍 문제를 간소화할 수 있다.
③ MOS소자가 적게 소요된다.
④ 부하소자가 ON되었을 때만 전력을 소모하는 회로를 설 계할 수 없으므로 전력소모가 낮다.
정답 확인
정답 ④
76번
게이트 어레이 설계기법의 일종으로 배선영역 없이 배선하 는 기술은?
① SOG(Sea of Gate)
② PLD(Programmable Logic Device)
③ CPLD(Complexed Programmable Logic Device)
④ FPGA(Field Programmable Gate Array)
정답 확인
정답 ①
77번
다음 중 집적회로의 종류가 아닌 것은?
① 표준 집적회로
② 마이크로 집적회로
③ 주문형 집적회로
④ 자동 집적회로
정답 확인
정답 ④
78번
동일한 조건에서 MOS 트랜지스터의 채널 폭이 2배로 증가 하고, 채널의 길이가반으로 감소하면 차단주파수(ft)의 변화 는? (단, 포화영역으로 가정하고, 모든 기생 용량의 영향은 무시한다.)
① 2배로 증가
② 4배로 증가
③ 0.5배 감소
④ 0.25배 감소
정답 확인
정답 ②
79번
CMOS 인버터의 동작 특성으로 틀린 것은?
① nMOS pull-down과 pMOS pull-up 트랜지스터로 구성 되어 있다.
② 입력전압이 high 이면 pMOS 트랜지스터는 전도가 된다.
③ 입력전압이 high 이면 출력 레벨은 low가 된다.
④ 두 개의 FET에 대한 입력은 공통 게이트 단자에 의해 이루어진다.
정답 확인
정답 ②
80번
반도체 공정 과정 중 감광막에 대한 설명 으로 틀린 것은?
① 점착성의 폴리머(Polymer) 유기용액을 웨이퍼 기판 위에 넓게 발라 감광막을 형성시킨다.
② 양성 감광막은 빛이 쪼여진 부분이 용해된다.
③ 불순물의 양을 조절하여 적당한 농도 분포를 얻는 단계 를 말한다.
④ 에칭과 산화물 에칭 세제, 이온주입에 대한 보호막 역할 을 한다. 종이 문제집이 아닌 인터넷으로 문제를 풀고 자동으로 채점하며 모의고사, 오답 노트, 해설까지 제공하는 무료 기출문제 학습 프로그램으로 실제 시험에서 사용하는 OMR 형식의 CBT를 제공합니다. PC 버전 및 모바일 버전 완벽 연동 교사용/학생용 관리기능도 제공합니다. 최신 수정된(오타, 오답, 규정변경) 자료와 해설은